CLA의 수학적 모델링과 게이트 수 및 연산시간의 수학적 예측 가능성에 관한 탐구
- 자료 유형
- 실제 탐구보고서
- 합격 정보
- DGIST 기초학부
- 활동 유형
- 세부능력 및 특기사항
- 교과 과목
- 수학Ⅰ, 수학Ⅱ, 프로그래밍
- 탐구 키워드
- 전자전기 (전자기유도, 회로이론 등)
2026-05-21
로그인 후 이용해주세요
저장소에 저장되었습니다.
로그인 후 이용해주세요
내용 요약
디지털 연산 장치의 핵심 구성 요소인 가산기를 수학적 대상으로 재해석하고자 탐구를 시작함
자리올림 예측 가산기(Carry-Lookahead Adder; CLA) 의 캐리 발생 과정을 Generate / Propagate 개념으로 정식화하는 과정에서, 캐리 전달 구조를 점화식 형태로 유도할 수 있음을 발견함
캐리 연산 과정을 수열의 합과 곱으로 표현하여, 임의 비트 수에 대한 연산 과정을 일반화 점화식으로 모델링함
Logisim 기반 논리회로 구현을 통해 비트 수 증가에 따른 AND, OR, XOR 게이트 수를 수학적으로 계산함
실제 논리 게이트 지연시간 데이터를 활용해 CLA의 전체 연산시간을 수식으로 예측하고, 비트 수 증가에 따른 성능 특성까지 정량적으로 분석함
탐구 보고서 전문
멘토의 다른 탐구 활동
꼭 알아주세요
- 본 자료와 관련된 모든 저작권은 (주)진학사에 있으며, 저작권법 제4장 및 제5장의 규정에 따라 일부 또는 전체를 복제, 배포, 업로드하거나 이를 바탕으로 한 2차 저작물을 제작하는 행위를 금합니다.
- 제공되는 탐구 보고서는 학생부종합전형으로 합격한 선배들의 실제 탐구 자료입니다. 이미 대학 입학사정관의 평가를 받은 자료이기에,이를 그대로 따라하기보다는 참고 자료로 활용하여 여러분만의 독창적인 탐구 보고서를 작성해 주시기 바랍니다. 선배들의 탐구 과정과 방법론을 참고하되, 여러분의 관심사와 관점을 반영한 차별화된 탐구를 진행하시길 권합니다.
- 하나의 아이디는 구매자 본인 이용을 기준으로 제공됩니다. 본인이 사용하는 PC/모바일에서는 이용 가능하나, 여러 명이 하나의 아이디를 공유해 이용할 수 없습니다. 부정 사용 방지를 위해 접속 IP 등 이용 로그가 기록될 수 있으며, 비정상 이용이 확인될 경우 서비스 이용이 제한될 수 있습니다.